Zen — кодовое название микроархитектуры вычислительных ядер процессоров компании AMD, выполненных по технической норме 14 нанометров.[3]. На основе этой микроархитектуры вышли процессоры AMD под торговыми марками Ryzen и EPYC, выпуск первых процессоров этой архитектуры состоялся 2 марта 2017 года[4].
Разработка велась практически «с нуля». Так, кластерная многопоточность сменилась одновременной (simultaneous multithreading). AMD обещает прирост количества выполняемых за такт инструкций на 40 % по сравнению с предшествующей микроархитектурой Excavator[англ.][5].
Чипы на этой микроархитектуре делятся на три группы: две группы торговой марки Ryzen — Summit Ridge (настольные процессоры без графических ядер) и Raven Ridge (настольные и мобильные процессоры со встроенными графическими ядрами) и одну группу торговой марки EPYC — Naples (серверные процессоры).
Описание архитектуры
По словам AMD, основное внимание уделялось увеличению количества операций за такт (IPC, Instructions Per Clock).[6][7] Переход от микроархитектуры модулей, используемой в Bulldozer, к полноценным ядрам, как ожидалось, поможет увеличить производительность на ядро в операциях с плавающей точкой за счёт большего количества блоков FPU.[7]
Особенности микроархитектуры[8]:
- два потока на ядро (опционально)[9];
- снижение числа ошибок прогнозирования;
- добавлен кэш декодированных микроопераций[9];
- увеличен размер кэша L1[10]
- увеличение пропускной способности к кэш-памяти[11];
- оптимизация задержек доступа к кэш-памяти;[источник не указан 2315 дней][12]
- по 8 МБ общей кэш-памяти третьего уровня типа "victim" на каждый комплекс из 4 ядер[13];
- по 512 КБ индивидуальной в 2 раза более быстрой кэш-памяти второго уровня на каждое ядро (включает кэш первого уровня)[9];
- по 64 КБ на инструкции и 32 КБ на данные в индивидуальной в два раза более быстрой кэш-памяти первого уровня на каждое ядро (кэш второго уровня инклюзивен по отношению к кэшу первого уровня);
- два блока аппаратного ускорения стандарта шифрования AES.
Универсальная архитектура Zen
Все процессоры архитектуры Zen (Ryzen, Threadripper, EPYC) основываются на избыточных кристаллах Zeppelin[14] коммутируемых с помощью шины Infinity Fabric (работающей на реальной частоте ОЗУ)[15].
Основой кристалла Zeppelin являются 2 блока Сore Complex (CCX) и общий кэш 3-го уровня (L3)[14].
В каждом CCX расположены 4 ядра Zen с общим для всех ядер кэшем третьего уровня, объёмом 8 МБ на комплекс. Кэш третьего уровня по большей части эксклюзивный, в то время как данные кэша первого уровня обязательно присутствуют в кэше второго уровня. Каждое ядро в комплексе может обратиться к ячейкам кэша любого уровня примерно с одной и той же скоростью, однако в рамках CCX имеется некоторое замедление при обращении к дальней 4МБ половине L3 кэша, а доступ к 8 МБ L3 памяти в соседний CCX проходит с в 2 раза более низкой скоростью.[16][17]
Кристалл с ядрами Zen изготовлен с применением FinFET 14нм технологии (14LPP) фабрики GlobalFoundries[18][19].
Все настольные процессоры AMD Ryzen 3, Ryzen 5 и Ryzen 7 используют процессорный разъем AMD AM4, Ryzen Threadripper - процессорный разъем AMD TR4, мобильные процессоры Ryzen - процессорный разъем AMD FP4, серверные EPYC - процессорный разъем SP3r2.
Сравнение
Инженерный образец AMD Zen в сравнении с процессором IntelBroadwell-E Core i7-6900K закончил рендеринг в программе для 3D-моделирования Blender на 2 % быстрее при частоте 3,4 ГГц против 3,7 ГГц у Сore i7-6900K.[20][21]
Список процессоров
На микроархитектуре Zen основаны процессоры трёх групп: Summit Ridge (настольные процессоры без графических ядер), Raven Ridge (мобильные и настольные процессоры со встроенными графическими ядрами) и Naples (серверные процессоры без графических ядер). Множитель частоты всех моделей процессоров разблокирован, потому все они поддаются разгону.
Серверные процессоры на базе Zen имеют кодовое название Naples и были представлены в июне 2017 года как Epyc 7000, с количеством ядер от 8 до 32. Большинство из них поддерживает двухпроцессорные системы, остальные (7xxxP) могут использоваться только в однопроцессорных серверах. Используют LGA-сокет Socket SP3r2.
См. также
Примечания
- ↑Устройства исполнения имеют ширину 128 бит (Архивная копия от 17 марта 2017 на Wayback Machine: " FP side there are four pipes .. combined 128-bit FMAC instructions. These cannot be combined for one 256-bit AVX2"), при исполнении 256-битных инструкций возможно увеличение латентности
- ↑AMD 7th Gen Bristol Ridge and AM4 Analysis: Up to A12-9800, B350/A320 Chipset, OEMs first, PIBs Later. Дата обращения: 4 декабря 2017. Архивировано 7 августа 2017 года.
- ↑AMD hints at high-performance Zen x86 architecture. Дата обращения: 16 августа 2016. Архивировано 2 апреля 2015 года.
- ↑AMD Ryzen (АМД «Райзен»): характеристики процессоров, цена, обзор производительности. m-pc.net. Дата обращения: 7 марта 2017. Архивировано 8 марта 2017 года.
- ↑AMD Announces Zen, 40% IPC Improvement Over Excavator - Coming In 2016 (англ.) (7 мая 2015). Дата обращения: 16 августа 2016. Архивировано 5 июня 2016 года.
- ↑Weekend tech reading: AMD 'Zen' and their return to high-end CPUs, tracking Windows pirates (англ.). Дата обращения: 16 августа 2016. Архивировано 11 мая 2015 года.
- 12AMD: ‘Bulldozer’ was not a game-changer, but next-gen ‘Zen’ will be (англ.) (11 сентября 2014). Дата обращения: 16 августа 2016. Архивировано 4 июня 2016 года.
- ↑Software Optimization Guide for AMD Family 17h ProcessorsАрхивная копия от 12 июля 2017 на Wayback Machine / AMD, June 2017
- 123AMD Zen Microarchitecture: Dual Schedulers, Micro-Op Cache and Memory Hierarchy Revealed. Архивировано 17 декабря 2019. Дата обращения: 26 августа 2017.
- ↑https://www.anandtech.com/show/10578/amd-zen-microarchitecture-dual-schedulers-micro-op-cache-memory-hierarchy-revealed/2Архивная копия от 17 декабря 2019 на Wayback Machine "The L1 data cache is both double in size ... compared to Bulldozer"
- ↑https://www.anandtech.com/show/10578/amd-zen-microarchitecture-dual-schedulers-micro-op-cache-memory-hierarchy-revealed/2Архивная копия от 17 декабря 2019 на Wayback Machine "AMD’s big headline number overall is that Zen will offer up to 5x cache bandwidth to a core over previous designs."
- ↑https://www.anandtech.com/show/10578/amd-zen-microarchitecture-dual-schedulers-micro-op-cache-memory-hierarchy-revealedАрхивная копия от 10 января 2020 на Wayback Machine "AMD is also stating that the load/stores will have lower latency within the caches"
- ↑AMD Zen Microarchiture Part 2: Extracting Instruction-Level Parallelism. Архивировано 17 марта 2017. Дата обращения: 26 августа 2017.
- 12процессоры AMD архитектуры Zen 1 строятся из этих блоков CCХ. Дата обращения: 8 ноября 2019. Архивировано 8 ноября 2019 года.
- ↑Infinity Fabric (IF) - AMD. Дата обращения: 8 ноября 2019. Архивировано 12 декабря 2019 года.
- ↑AMD's Ryzen Cache Analyzed - Improvements; Improveable; CCX Compromises | TechPowerUp. Дата обращения: 11 августа 2018. Архивировано 11 апреля 2019 года.
- ↑The Core Complex, Caches, and Fabric - The AMD Zen and Ryzen 7 Review: A Deep Dive on 1800X, 1700X and 1700. Дата обращения: 11 августа 2018. Архивировано 5 декабря 2018 года.
- ↑В 2018 году AMD перейдет на техпроцесс 12-нм LP - Hardwareluxx Russia. Дата обращения: 10 декабря 2019. Архивировано 10 декабря 2019 года.
- ↑https://fuse.wikichip.org/news/1177/amds-zen-cpu-complex-cache-and-smu/Архивная копия от 7 апреля 2019 на Wayback Machine "That configuration consists of 1.4 billion transistors and occupies 44 mm² using GlobalFoundries 14LPP FinFET process."
- ↑Ian Cutress. Unpacking AMD's Zen Benchmark: Is Zen actually 2% Faster than Broadwell? Дата обращения: 24 августа 2016. Архивировано 24 августа 2016 года.
- ↑AMD продемонстрировала возможности процессора Ryzen (Zen). Архивировано 12 января 2017. Дата обращения: 26 августа 2017.
- ↑AMD Athlon 3000G всё же построен на ядрах Zen первого поколения. 3DNews - Daily Digital Digest. Дата обращения: 30 декабря 2020. Архивировано 23 августа 2020 года.
Ссылки
- Архитектура Zen (рус.)
- Представляем процессоры AMD Ryzen (рус.)
